PCIe Gen 4在主流消费类主板上的实现是最近的，但是Synopsys并没有等着升级。Synopsys希望推出一个完整的PCI Express 6.0解决方案，包括控制器，PHY和验证IP。它可能不会在不久的将来交到消费者手中，但是它确实允许早期开发和实施PCIe 6.0片上系统(SoC)设计。
Synopsis的PCI Express 6.0规范使未发布的PCIe 5.0规范的性能提高了一倍
PCIe第6代的基础是他们自己的DesignWare IP，它具有最佳功能，包括64 GT / s PAM-4信令，FLIT模式和L0p功耗状态。用于PCIe 6.0的DesignWare控制器使用MultiStream体系结构。MultiStream体系结构的性能是单流体系结构的两倍。控制器上的1024位架构允许64 GT / s x16带宽，同时关闭1GHz的时序。用于PCIe的VC验证IP使用易于配置的本机SystemVerilog / UVM架构。
DesignWare PHY IP利用了独特的自适应DSP算法。这些算法优化了模拟和数字均衡，以最大化功率效率，而与通道无关。最重要的是，它最大程度地减少了封装串扰，并允许针对x16链路的密集SoC集成。PHP还使用诊断功能实现了几乎为零的链接停机时间。基于ADC的架构与优化的数据路径相结合，可实现超低延迟。Synopsys IP市场营销和战略高级副总裁John Koeter在以下内容中介绍了PCIe Gen 6规范的用途和优势：
先进的云计算，存储和机器学习应用程序正在传输大量数据，要求设计人员以最小的延迟整合最新的高速接口，以满足这些系统的带宽需求。借助Synopsys针对PCI Express 6.0的完整DesignWare IP解决方案，公司可以尽早开始基于PCIe 6.0的设计，并利用Synopsys在PCI Express方面久经考验的专业知识和已确立的领导地位，以加快硅技术的成功之路。