导读 TechInsights，Inc 高级技术研究员Joengdong Choe在2020年闪存峰会上作了两次演讲，详细介绍了3D NAND和其他新兴存储器的未来。TechInsig
TechInsights，Inc.高级技术研究员Joengdong Choe在2020年闪存峰会上作了两次演讲，详细介绍了3D NAND和其他新兴存储器的未来。TechInsights以对包括闪存在内的多种半导体产品进行分析和反向工程而闻名。
Choe今年的演讲包括2014-2023年路线图，以及对闪存行业总体趋势的一些讨论。讨论内容涵盖了所有主要制造商的TLC和QLC零件，包括三星，Kioxia(以前为东芝)，英特尔，美光，SK hynix和YMTC。Choe涵盖了这些设计的几个方面，从层数到CMOS(外围电路)放置以及其他可能影响位密度和成本的架构因素。
公众倾向于将注意力集中在层数上，这可能会产生误导，因为字线(带有存储单元的有源层)的实际数量会发生很大变化。例如，其他层可以用作伪字线，这有助于减轻由于层数过多而引起的问题。效率的一种衡量标准是分层字线的总数除以总层数，通过这种衡量，三星拥有最好的设计之一。三星也没有使用多个卡座或堆栈-并非像其他制造商当前的闪存那样看到“字符串堆栈”。
一种提高总体效率的方法是将CMOS或控制电路(通常称为外围电路)放置在闪存层下面。众所周知，这有多个名称，例如CMOS阵列下(CuA)，单元下外围(PUC)或外围单元(COP)。YMTC的设计有点例外，因为它在闪存顶部有一些电路，而CMOS是在绑定到闪存之前在更大的工艺节点中制成的。