导读 来自的两份报告称，台积电已开始使用其 N3(3 纳米级)制造工艺风险生产芯片。像往常一样，这家芯片合约制造商及其合作伙伴需要几个季度的
来自的两份报告称，台积电已开始使用其 N3(3 纳米级)制造工艺风险生产芯片。像往常一样，这家芯片合约制造商及其合作伙伴需要几个季度的时间来完善技术和设计，然后才能进入大批量制造 (HVM)。
据DigiTimes 和TechTaiwan报道，台积电在其位于台南附近的南科学园的 Fab 18 中启动了 N3 芯片的试生产 。使用新节点的芯片HVM将于今年下半年开始，但由于新工艺的周期时间超过100天，台积电制造的第一批N3芯片将于2023年初出货 。
台积电的 N3 制造技术 是代工厂的下一代节点，专为智能手机和高性能计算 (HPC) 应用程序而设计，与台积电通常首先解决移动设计的策略背道而驰。新工艺将积极使用“超过 20 层”的极紫外光刻 (EUVL)，并对现有的 N5 基节点进行实质性改进。台积电承诺性能提升 10% 到 15%(在相同的功率和晶体管数量下)、高达 30% 的功耗降低(在相同的时钟和复杂度下)、高达 70% 的逻辑密度增益和高达 20% 的 SRAM密度增益。
有传言称，首批采用台积电 N3 技术的客户将是苹果和英特尔，但目前尚不清楚这些公司将使用新技术具体做什么。
其他芯片设计人员可能会等待台积电推出 N3E(N3 的扩展版本)，然后再加入 3 nm 潮流。据说 N3E 具有改进的 工艺窗口，这是一个更广泛的制造参数选择，以实现良好的产量以及性能增强和更低的功耗。同时，N3E 将仅在 2023 年末或 2024 年初可用。